硬件可靠性工程师培训资料

1.优秀的可靠度工程师（Reliability Engineer ）需要具备的技能和素质：1）熟知可靠度的理论：结构在规定的时间内,在规定的条件下,完成预定功能的能力,它包括结构的安全性,适用性和耐久性,当以概率来度量时,称可靠度. 可靠度也叫可靠性,指的是结产品在规定的时间内,在规定的条件下,完成预定功能的能力,它包括结构的安全性,适用性和耐久性,当以概率来度量时,称可靠度. 根据国家标准的规定，产品的可靠度是指：产品在规定的条件下、在规定的时间内完成规定的功能的能力。 对产品而言，可靠度越高就越好。可靠度高的产品，可以长时间正常工作（这正是所有消费者需要得到的）；从专业术语上来说，就是产品的可靠度越高，产品可以无故障工作的时间就越长。2）精通结构理论3）精通概率算法4）精通英语5）熟悉结构可靠度理论 6）掌握可靠度测试技能 7）能够计算可靠度指标 2.在苏州地区一个转正后的可靠度工程师的月薪能有7000元左右！1

一个好的硬件工程师应该具备的基本知识和能力1. 快速学习的能力：作为一个通信汪，我就以通信设备方面来说吧！一方面，通信技术，标准，芯片更新的太快了，快到你根本来不及系统的了解它，只能通过特定的项目，需求进行了解;另一方面对于公司来说，需要做的硬件产品也是变化很快，客户需要T1， E1， PDH， SDH，Ethernet， VoIP， Switch， Router， 没有人是什么都懂的，都需要能够结合客户的需求，选择的芯片方案进行详细了解，尤其对于接口协议和电气特性。假设你是做电源的，同理，你也需要对电源相关的知识和客户的需求进行深入的理解和学习吧？2. 对协议和标准的理解：继续用通信设备做代表。通信设备，顾名思义，就是用来实现多种通信协议（比如T1， E1， ，PDH， SDH/SONET， ATM， USB， VoIP， WiFi， Ethernet， TCP/IP，RS232等等常用协议）实现通信的设备，各种电路，PCB板，电源都是为了通信协议服务的。通信协议一般都是由芯片实现，要么是成熟的 ASIC，要么是自己开发的FPGA/CPLD，芯片工程师或者FPGA工程师比硬件工程师跟靠近通信协议，他们需要对于通信协议理解很透彻，实现各种逻辑上的状态机以及满足协议规定的电气参数标准。按照OSI的七层模型，硬件工程师尤其需要专注于一层物理层和二层数据链路层的协议标准，以 Ethernet距离，物理层是由PHY/transceiver芯片完成，数据链路层是由MAC/switch 芯片完成，对于从事Ethernet相关开发的硬件工程师来说，需要对于PHY和Switch芯片理解透彻，从编码方式，电气参数，眼图标准，模板，信号频率到帧格式，转发处理逻辑，VLAN等等。对于传统PDH/SDH/SONET设备就更是如此，PDH/SDH/SONET是更硬件的设备，就是说主要协议都是通过ASIC实现的，软件的功能主要是管理，配置，监视，告警，性能，对于硬件工程师来说，必须要熟悉使用的相关协议和接口标准，尤其对于电气规范，眼图模板，这样在设计验证的时候才能胸有成竹。如果你做智能家居的，你对蓝牙、WIFI、Zigbee的新标准应该要深入了解吧，各自的优劣势也应该了如指掌吧，最新的标准有啥提升和缺点也可以信手拈来，说不定这样你就能做出符合消费者需求的全新产品呢！也指不定在跳槽的时候，因为你掌握了一个别人还没有了解的技术，而获得成功呢！3. 写文档的能力：诚如软件设计一样，好的软件设计需要好的设计文档，明确需求，实现什么功能，达到什么验收标准，随着芯片集成度的增加，接口速率的提高，单板复杂度的提高，硬件设计也越来越复杂以及对应热稳定性，可靠性，电磁兼容，环境保护的要求，已经不是通过小米加步木。仓的游击战可以解决了，每一个硬件项目都是一场战争，都需要好好的规划，好好的分析，这就需要好好做文档。对于硬件工程师来说，最重要的文档有两个：一个是硬件设计规范（HDS ： hardware design specification）和硬件测试报告（一般叫EVT：Engineering Validation& Test report或者DVT： Design Validation & Test report），对于HDS的要求是内容详实，明确，主芯片的选择/硬件初始化，CPU的选择和初始化，接口芯片的选择/初始化/管理，各芯片之间连接关系框图（Block Diagram），DRAM类型/大小/速度，FLASH类型/大小/速度，片选，中断，GPIO的定义，复位逻辑和拓扑图，时钟/晶振选择/拓扑，RTC的使用，内存映射（Memorymap）关系， I2C器件选择/拓扑，接口器件/线序定义，LED的大小/颜色/驱动，散热片，风扇，JTAG，电源拓扑/时序/电路等等。对于DVT来说，要求很简单也很复杂：板卡上有什么接口，芯片，主要器件，电路，就要测试什么，尤其在板卡正常工作的情况下的电源/电压/纹波/时序，业务接口的眼图/模板，内部数据总线的信号完整性和时序（如MII， RGMII， XAUI， PCIe，PCM bus， Telecom Bus， SERDES， UART等等），CPU子系统（如时钟，复位，SDRAM/DDR，FLASH接口）。好的硬件工程师无论是做的文档还是报道都是令人一目了然，这个硬件系统需要用什么方案和电路，最后验证测试的结果如何。内容详实，不遗漏各种接口/电路;简单名了，不说废话;图文并茂，需要的时候一个时序图，一个示波器抓图就很能说明问题了。4. 仪表/软件的使用能力：仪表包括电烙铁，万用表，示波器，逻辑分析仪，误码仪，传输分析仪，以太网测试仪Smartbits/IXIA，热量计，衰减器，光功率计，射频信号强度计等等;软件包括Office（Outlook，Word， Excel， PowerPoint， Project， Visio），PDF，常用原理图软件Pads或者OrCAD，常用PCB软件Pads或者Allegro，Allegro Viewer，电路仿真软件PSPICE，信号仿真软件HyperLynx等等。无论仪表还是软件，在政治经济学里说都是生产工具，都是促进生产力提高的，作为硬件工程师来说，这些仪表和软件就是手中的木。仓炮，硬件工程师很大一部分能力的体现都在与仪表和软件的使用上，尤其对于原理图软件和示波器的使用，更是十分重要，原理图软件的使用是硬件设计的具体实现，通过一个个器件的摆放，一个个NET的连接，构成了是十分复杂的硬件逻辑软件，是整个硬件设计的核心工作，任何一个原理图上的失误和错误造成的损失都是巨大的，真是“如履薄冰，战战兢兢”。另外，原理图软件的使用还体现在原理图的美观上，好的设计，简单明了，注释明确，无论是谁，顺着思路就能很快搞清楚设计意图，需要特别注意之处，不好的设计，东一个器件，西一个器件，没有逻辑，命名怪异，难以理解，日后维护起来相当麻烦;示波器在所有测试仪表之中，对于硬件工程师是最重要的，无论原理图还是PCB都是设计工作，但是任何设计都需要仔细的验证测试，尤其在信号方面，都需要大量的示波器工作，不会正确的使用示波器根本谈不上正确的验证，接地有没有接好，测试点的选择，触发的选择，延时的选择，幅度、时间的选择，都决定着测试的结果。如果错误的使用示波器必然带来错误的测试结果，这种情况下，有可能本来是错误的设计被误认为是正确的，带来巨大的隐患;本来是正确的设计被误认为是错误的，带来大量的时间精力浪费。5. 电路设计的能力：随着芯片集成度的提高，硬件设计似乎变简单了。首先是逻辑连接，其次考虑信号完整性需要的串行电阻选择和并行电容选择，电源滤波，退耦。不过对于好的硬件工程师来说，简单的逻辑连接（这个芯片的同样总线的输出接另一个芯片的输入，等等），只是硬件设计的最基本技能，电路是芯片功能，通信协议和各种软件的载体，没有对电路的深入理解，根本谈不上对硬件设计的深入理解，尤其对于芯片后面列的电气性能参数或者离散器件各种参数的理解，胡乱乱接，可能在的总线上可以工作，但是现在工作电压已经降到1V了，什么概念，信号线上的噪声都已经大到可以使采样出现误判了，随着信号速率的提高和工作电压的降低，数字信号已经越来越模拟化了，这就需要对于PCB的阻抗，容抗，感抗，离散器件（电阻，电容，电感，二极管，三极管，MOSFET，变压器等），ASIC的接口电气参数深入了解，这都需要对电路原理，模拟电路甚至电磁场理论深入学习，电路可以说是电磁场理论的子集，没有电磁场理论的理解，根本谈不上对于电容，电感，串扰，电磁辐射的理解。尤其对于电源电路设计上，现在芯片电压多样化，电压越来越低，电流越来越大，运营商对于通信设备功耗的严格要求，散热要求，对于电源设计的挑战越来越大。可以说，对于一个硬件设计来说，40%的工作都是在于电源电路的原理图/PCB设计和后期测试验证，电源电路设计是硬件工程师电路能力的集中体现，各种被动器件、半导体器件、保护器件、DC/DC转换典型拓扑，都有很多参数，公式需要考虑到，计算到。6. 沟通和全局控制的能力：硬件工程师在一个硬件项目中，一般处于Team leader的作用，要对这个硬件项目全权负责，需要协调好PCB工程师，结构工程师，信号完整性工程师，电磁兼容工程师等各种资源，并与产品经理，项目经理，软件工程师，生产工程师，采购工程师紧密配合，确保各个环节按部就班，需要对整个项目计划了然于胸，各个子任务的发布时间，对于可能出现的技术难题和风险的估计，控制。对于外部来说，硬件工程师还要与芯片的分销商，FAE处理好关系，争取获得更大的技术支持和帮助;与EMC实验室，外部实验室打好交道，获得更灵活的测试时间和更多的整改意见。