芯片工程师考试题目和答案

额。。。我也在找

《单片机原理及接口技术》试卷（闭卷A卷）一.单项选择题（每题1分，共20分）为（ C）A.程序计数器 B.累加器 C.数据指针寄存器 D.程序状态字寄存的Cy位为（ B）A.辅助进位标志 B.进位标志 C.溢出标志位 D.奇偶标志位－51单片机片内ROM容量为（ A ） －51单片机片要用传送指令访问片外数据存储器，它的指令操作码助记符是以下哪个？（ B） 表示（ C ）位立即数 位立即数 位直接地址 位地址6.堆栈指针SP是一个（ A ）位寄存器 .定时器/计数器工作方式选择中，当M1M0＝11时，其工作方式为（ D ）A.方式0 B.方式1 C.方式2 D.方式38.定时器/计数器工作方式0为（ A）位定时/计数方式 位定时/计数方式 位可自动装入计数初值方式 个8位方式－51的最小时序定时单位是（ A ）A.节拍 B.状态 C.机器周期 D.指令周期10.＃data表示（ A ）位直接地址 位地址 位立即数 位立即数11.主频为12MHz的单片机它的机器周期为（C ）微秒 微秒 微秒 微秒单片机在同一优先级的中断源同时申请中断时，CPU首先响应（ A ）。A.外部中断0 B.外部中断1 C.定时器0中断 D.定时器1中断 A ,@A+PC指令对于源操作数的寻址方式是（ D ）A.寄存器间接寻址 B.寄存器寻址 C.立即寻址 D.变地寻址14. 为（ C ）A.复位信号输入端 B.地址锁存允许信号输出端 C.程序存储允许输出端 D.程序存储器地址允许输入端－51单片机的一个机器周期由（D ）个振荡脉冲组成。 A ,#30H指令对于源操作数的寻址方式是（ C ）A.寄存器间接寻址 B.寄存器寻址 C.立即寻址 D.变地寻址17.计算机能直接识别的语言为（ B）A.汇编语言 B. 机器语言 C.自然语言 D.硬件和软件18．PSW的OV位为（ C ）A.辅助进位标志 B.进位标志 C.溢出标志位 D.奇偶标志位19．在单片机中（ A ）为程序存储器。A．ROM B. RAM ．能用紫外线光擦除ROM中的程序的只读存储器为（ C ）A.掩膜ROM 二、填空（每题 2 分，共 10 分） 1、从单片机系统扩展的角度出发，单片机的引脚可以构成三总线结构，即 数据 总线、地址总线和 控制 总线。2、ALE信号的作用是 锁存低8位地址信号（或 低8位地址锁存） 。 3、MOV A，40H 指令对于源操作数的寻址方式是 直接 寻址。4、PC存放的内容为： 下一条要执行的指令的地址 。5、MCS-8051系列单片机字长是 8 位，有 40 根引脚。 三、简答题：（共 25 分）1、什么是单片机？简述单片机的应用领域。（15 分）答：单片微型计算机简称单片机，它是把微型计算机的各个功能部件：中央处理器CPU、随机存储器RAM、只读存储器ROM、定时/计数器及I/O接口电路等集成在一块芯片上，构成一个完整的微型计算机。应用领域：（1）单片机在智能仪器仪表中的应用；（2）单片机在工业控制中的应用；（3）单片机在计算机网络与通信技术中的应用；（4）单片机在日常生活及家电中的应用。2、什么叫中断？中断有什么特点？（10 分）答：(1)“中断”是指计算机在执行某段程序的过程中，由于计算机系统内、外的某种原因，当出现CPU以外的某种情况时，由服务对象向CPU发出中断请求信号，要求CPU暂时中断当前程序的执行而转去执行相应的处理程序，待处理程序执行完毕后，再返回继续执行原来被中断的程序。(2)特点：分时操作；实时处理；故障处理。四.已知：（R1）=32H,(30H)=AAH,(31H)=BBH,(32H)=CCH,求执行下列指令后累加器.和P1口中的内容。(10分)MOV A ,#30HMOV 50H ,AMOV R6 ,31H MOV @R1 ,31H MOV P1,32H解：上述指令执行后的操作结果为：A=30H(50H)=30HR6=BBH(32H)=BBHP1=BBH五、分析执行如下指令后，PSW中的Cy 、Ac、OV、P各为多少？ A中的结果用十进制表示是多少？（15分） MOV A,#85HADD A，#0AEHCy=1,Ac=1,OV=1,P=0。（A）=51六、编程题： （每小题10分，共20分）1、在程序中定义一个0——9的平方表，利用查表指令找出累加器A＝03的平方值。（10分）解：编程如下： ORG 0050H MOV DPTR,#TABLE ；表首地址→DPTR MOV A,# ；03→A MOVC A ,@A+DPTR ；查表指令，25→A SJMP $ ；程序暂停TABLE:DB 0,1,4,9,16,25,36,49,64,81 ；定义0——9平方表 END2、试采用两种方法编制程序，开放定时器T1的溢出中断。（10分）解：编程如下： MOV IE,88H 或者MOV A8H,88H或者 SETB EA SETB ET1

如下分享的内容都是迈瑞招聘硬件工程师最常考的笔试题，希望感兴趣的朋友可以认真了解下： 1、某存储器地址线长度为行10和列8，每个单位32bit，存储量是 __ Byte。 2、给出描述，判断三极管的工作状态。 3、摩尔定律是什么，对硬件开发有何影响。 4、八位二进制补码表示范围 __ 到 __ 。两个补码表示的数11110101和00001011积是多少 __ (十进制) __ (十六进制) __ (八进制)。 5、一个简单的运放电路(放大倍数为有限值!)的输出。 6、RLC振荡电路，关于电流i(t)的输入方程和输出方程(U=10 V，R=100 Ohm，L= H，C=1uF，初始状态为0)。 7、英译中：关于嵌入式系统。 8、智力题 有甲乙车站，之间有丙车站，甲乙均每隔10分钟发车一次，但两站发车时间不一定一致。某人下班后去丙站，哪趟车先到坐哪趟。100天中，大 约90天到达甲站，10天到达乙站。问丙站列车时刻表。 9、三选一，可多做 (一)已给出一个系统的对数幅频特性折线图(比较简单)，问： (1)f=1000Hz时，20lg|A|~=?fai=? (2)引入负反馈1(对传输函数影响忽略)，是否震荡? (3)保证系统稳定，负反馈最大多少? (二)用FSB(好像是这个)解码什么的。。。 (三)Intel某个芯片的一些问题，三种工作状态，各个状态下的一些操作。。 后面有个编程题，好像是属于(三)，不会做，没有多看。 【开放问题】： 描述你做过的一个项目的结构框图(硬件/软件)，简要介绍之，性能要求都有什么，遇到什么问题如何解决的? btw：走的时候发现黑板上写的：可以在最后一页写点建议什么的，说是给迈瑞一次机会，暗含是给答得不好的自己一次机会吧。

11.在同步电路设计中，电路的时序模型如下：T1为触发器的时钟端到数据输出端的延时，T2和T4为连线延时，T3为组合逻辑延时，T5为时钟网络延迟。假设时钟clk的周期为Tcycle、Tsetup分别为触发器的setup time和hold time。那么，为了保证数据正确采样（该路径为非multi-cycle路径），下面等式是否正确？（） 【A】正确 【B】错误 解析：根据题意可得到如下典型的静态时序分析的模型，根据静态时序分析的知识（数字设计中设计和时序都很重要，如果没有了解的建议阅读书籍<静态时序分析与建模>）的知识，我们可以得到所列出计算时间的公式为正确. 正确答案：A 12.相较于模拟通信系统，以下不属于数字通信系统优势的是（） 【A】易于加密，保密性好 【B】设备易于集成，易微型化 【C】传输差错可控 【D】传输带宽小 解析：数字信号易于加密处理，所以数字通信 保密性 强，选项A正确；数字通信系统具有功耗低，重量低且体积小的优点，B选项正确；数字信号通过差错控制编码，可提高通信的可靠性，C选项正确; 数字通信领域的带宽（数据率）与模拟通信领域的带宽（频率宽度）是两个不同的概念，没办法比较，所以D错误。 正确选项：D13.假设输入信号X位宽为10bit，InputA位宽为5bit，InputB位宽为14bit，实现Y=X*InputA+InputB功能，并要求不损失精度，那么输出信号Y位宽应不小于（） 【A】16bit 【B】29bit 【C】15bit 【D】24bit 解析：这里保证精度的含义是指数据没有溢出，需要使用足够的位数来保存Y的值，X位宽为10bit，InputA位宽为5bit，假设InputA的值为最大所有位都为和InputA相乘，需要将X的值左移5位。得到乘积的结果为15位，加上14bit的InputB，假设全为1，需要进位16bit来保存结果，所以正确答案选A. 正确答案：A14.下图是长除法CRC4电路，请选择对应的多项式（C） 【A】G(x)=x3+x+1 【B】G(x)=x3+x2+1 【C】G(x)=x4+x+1 【D】G(x)=x4+x3+1 解析： 正确答案：C15.亚稳态状态是必须避免的，亚稳态现象可以导致如下后果（） 【A】降低系统可靠性 【B】其它都是 【C】功耗损失 【D】引起芯片失败 解析：由于输出在稳定下来之前可能是毛刺、振荡、固定的某一电压值，因此亚稳态除了导致逻辑误判之外，输出0～1之间的中间电压值还会使下一级产生亚稳态（即导致亚稳态的传播），所以A选项正确；对于CMOS来说，输出0～1的中间电压值时可能处于NMOS和PMOS都导通的状态（即短路状态），这个时候流过MOS管的电流是很大的（远远大于输出0或者输出1状态时的电流值），所以亚稳态的传播可能会造成功耗损失，C选项正确；亚稳态会导致逻辑功能错误，严重的亚稳态传播会导致芯片无法正常工作，最终导致芯片失败，所以D选项正确，所以选择B。 正确答案：B 16.如下图，对时钟到输出时间分析正确的是（C） 【A】tCO=Data_Delay-Clock_Delay+Micro_Tco 【B】tCO=Clock_Delay-Data_Delay+Micro_Tco 【C】tCO=Data_Delay+Clock_Delay+Micro_Tco 【D】tCO=Data_Delay+Clock_Delay-Micro_Tco 解析：利用静态时序分析的知识，数据路径的时间为Micro_Tco+Data_Delay+Clock_Delay,所以我们得到C选项正确。 正确答案：C17.一下说法错误的是（） 【A】异步时序电路的状态变化不是同时发生的，它没有统一的信号脉冲，输入信号的变化就能引起状态的变化 【B】Moore型电路的输出仅与电路的现态有关 【C】同步时序电路的状态只在统一的信号脉冲控制下才同时变化一次，如果信号脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变 【D】Mealy型电路的输出仅是输入变量的函数 解析：异步时序电路是电路中触发器的时钟输入端没有接在统一的时钟脉冲上，或电路中没有时钟脉冲（如SR锁存器构成的时序电路），电路中各存储单元的状态更新不是同时发生，所以A选项正确；Moore型电路输出仅与电路的现态有关，Mealy型输出不仅和当前状态有关而且和输入有关，所以B选项正确，同时D选项错误；同步时序电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的，所以C选项正确。 正确答案：D18.编写Verilog HDL程序时，变量的定义不可以与关键词冲突（） 【A】正确 【B】错误 解析：注意在编写Verilog HDL程序时,变量的定义不能与关键词相同。 正确答案：A19.为了保证验证过程的效率，需要想到什么马上就验证什么（） 【A】正确 【B】错误 解析：验证过程是需要制订完整和系统的测试方案来进行全面的验证。 正确答案：B20.一下描述错误的是（） 【A】触发器按结构形式分为：基本RS触发器、时钟RS触发器、主从结构触发器、边沿触发器等 【B】触发器按功能分有：RS触发器、JK触发器、D触发器、T触发器等 【C】触发器是能够记忆一位二值信号的基本逻辑单元，是构成各种数字系统的基本逻辑单元 【D】触发器都有保持和反转功能 解析：按逻辑功能不同分为： RS触发器 、 D触发器 、 JK触发器 、 T触发器 。按触发方式不同分为： 电平触发器 、 边沿触发器 和脉冲触发器。按电路结构不同分为：基本RS触发器和钟控触发器。按存储数据原理不同分为：静态触发器和动态触发器；按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器，所以选项A和选项B正确；触发器能够存储1位二值信号的基本单元电路，所以选项C正确；例如，D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关，D触发器并没有翻转的功能，D选项错误。 正确答案：D